DRS4 Forum
  DRS4 Discussion Forum, Page 12 of 39  Not logged in ELOG logo
ID Date Author Subjectup Text Attachments
  790   Tue May 26 11:10:27 2020 xgggDomino waveHi Stefan,

According to the datasheet DRS_rev09,
the write signal is always 16 cells wide.
  
  791   Tue May 26 12:44:16 2020 Stefan RittDomino waveLook at the attached picture. For simplicity,
only 4 cells are open and tracking the input
signal. Time is flowing from top to bottom.
 Screenshot_2020-05-26_at_12.43.40_.png 
  619   Fri Jun 16 17:34:20 2017 Laura GonellaDriver installation on Windows 10Hello,

I am trying to get a DRS4 board
to run on Windows 10. I am having problems
  
  625   Thu Jul 20 13:00:44 2017 Volodymyr RodinDriver installation on Windows 10Dear Laura

You need to disable driver signature
enforcement.  Then try again with path
  
  457   Wed Dec 23 15:38:14 2015 mony orbachDtap stops toggling after 40msecHi

the drs4 start to generate Dtap
signal after reset and standard configuration.
  
  458   Wed Dec 23 15:48:42 2015 Stefan RittDtap stops toggling after 40msecNo idea what you do wrong. I need to see
oscilloscope traces for all your inputs and
voltages. What is your REFCLK input?
  
  459   Thu Dec 24 10:51:31 2015 mony orbachDtap stops toggling after 40msecmy refclk is 1.25Mhz

what are the inputs and voltage
you need to see?
  
  460   Thu Dec 24 12:45:41 2015 Stefan RittDtap stops toggling after 40msecI want to see the trace on the scope for
the DTAP, the REFCLK, the DENABLE and the
DWRITE.
  
  Draft   Sun Dec 27 15:06:59 2015 mony orbachDtap stops toggling after 40msecHi

We have some meesurs to show (attached)


Dtap and Denable
Dtap+Denable
  
  462   Sun Dec 27 15:41:32 2015 mony orbachDtap stops toggling after 40msecHi

We have some measures to show (attached)


Dtap and Denable
Dtap+Denable
 Dtap-Denable.gifdtap-Danable2.gifDtap-refck.gifDtap-Dspeed.gif 
  463   Mon Dec 28 11:05:15 2015 Stefan RittDtap stops toggling after 40msecThanks for posting the plots. It really
looks like the PLL is not working. I see
two possible reasons: 1) The PLLEN bit in
  
  464   Mon Dec 28 11:21:54 2015 mony orbachDtap stops toggling after 40msecHi Stefan

Thanks for your input.

We are in the process of assemble
  
  465   Wed Dec 30 16:25:35 2015 mony orbachDtap stops toggling after 40msecHi

  
  466   Wed Dec 30 17:00:00 2015 Stefan RittDtap stops toggling after 40msecWhile I can understand 1., I'm puzzeled
by 2.

If you put the chip in standby
  
  473   Thu Jan 14 14:00:26 2016 mony orbachDtap stops toggling after 40msecsurrey i forgot to update..

after carefully examining our VHDL
we found out that there are brief times that
  
  474   Thu Jan 14 14:11:06 2016 Stefan RittDtap stops toggling after 40msecThanks for the update, I will add a note
into the data sheet.

  
  204   Thu Dec 6 09:23:36 2012 Martin PetriskaEVM rev4 board trigger change and drs_example I switched from rev 3 to rev 4 board,
but have some problems with triggering, board
is now waiting for trigger (rev.3 is working).
  
  211   Fri Dec 14 21:49:29 2012 Stefan RittEVM rev4 board trigger change and drs_example

    

       
            
  
  708   Mon Jul 16 19:39:35 2018 Woon-Seng ChoongEffect of interpolation on timingUsing a test pulse split into two channels
of the DRS4 Evaluation Board v5, I looked
at the time resolution using a leading edge
  
  709   Fri Jul 20 00:44:13 2018 Woon-Seng ChoongEffect of interpolation on timingJust a follow-up update.

It turns out that I was using a
cubic spline interpolation with smoothing.
  
ELOG V3.1.4-80633ba