DRS4 Forum
  DRS4 Discussion Forum, Page 43 of 44  Not logged in ELOG logo
ID Date Author Subjectdown Text Attachments
  99   Mon Jul 12 16:07:37 2010 Stefan RittAnnouncement evaluation board V3Dear DRS4 users,
a new version of the evaluation board
has been designed and is in production now.
  116   Fri Feb 25 10:13:51 2011 Stefan RittAnnouncement digital pulse processing workshopDear colleague,
if you live not so far from Zurich,
you might be interested in this workshop:
  6   Mon Apr 27 15:09:49 2009 Stefan RittAmplitude and Timing calibration for DRS4 Evaluation BoardThis is a quick notification to all users
of the current DRS4 evaluation board.
As you all know, the DRS4 chip needs
  584   Sat Jan 28 14:11:58 2017 Danny PetschkeAND trigger problems  Dear Stefan,

I have 2 identical pulses as a
splittet signal with an amplitude of 300mV.
  585   Mon Jan 30 16:37:33 2017 Stefan RittAND trigger problems In the evaluation board we use an ADCMP601
comparator, which has a setup and hold time
of 4.6 ns. So a pulse which exceeds the threshold
  616   Thu Jun 8 14:26:23 2017 Rebecca SchmitzAND Trigger problems with 2-3 channelsHello,

I work with the DRS4 Evaluation
Board V5 and I have a problem with the software.
  617   Thu Jun 8 15:52:20 2017 Stefan RittAND Trigger problems with 2-3 channelsCan you post a screenshot where I can see
the channel waveforms, the configuration
and the trigger settings?
  618   Fri Jun 9 09:44:33 2017 Rebecca SchmitzAND Trigger problems with 2-3 channelsHello,

seems that a coincidence with two fixed channels
  620   Thu Jun 22 21:36:08 2017 Stefan RittAND Trigger problems with 2-3 channelsHi,

from our screenshots I see the
  364   Thu Aug 21 11:03:36 2014 Martin Petriska10GSps on DRS4 Evm with delay cables Hi, I read its possible to use channels
2,4,6 to extend 200ns to 400ns (1024bins
to 2048).
  365   Tue Aug 26 12:32:21 2014 Stefan Ritt10GSps on DRS4 Evm with delay cables


  697   Thu May 17 13:29:34 2018 Stefan Ritt"Symmetric spikes" fixedGood news for all DRS4 users. After many
years, I finally understand where the "symmetric
spikes" come from and how to fix them.
  714   Mon Sep 3 11:17:26 2018 Martin Petriska"Symmetric spikes" fixedHi,

Is it possible to fix it by FPGA
changes?  I see readout cycle (proc_drs_reedout) in
  715   Tue Sep 4 13:04:30 2018 Stefan Ritt"Symmetric spikes" fixedYes it's possible, but I have to find
time for that. The software of the evaluation
board takes care of the spikes ("remove
  716   Thu Sep 13 18:09:13 2018 Martin Petriska"Symmetric spikes" fixedOk, so I made it ... and Yes it works :), 


here is changed part in drs4_eval4_app.vhd
  106   Wed Jul 21 10:46:32 2010 Jinhong Wang ENOB of DRS Hi, Stefan, I see in your ppt "Design
and performance of 6 GSPS waveform digitizing
chip DRS4" , you define DRS4 ENOB as
  107   Wed Jul 21 10:58:20 2010 Stefan Ritt ENOB of DRS


  402   Thu Apr 9 11:46:33 2015 Felix Bachmair DRSBoard::SetTriggerSourceHi

I have a question about the function
SetTriggerSource in the class DRSBoard (DRS.h/DRS.cpp)
  405   Tue Apr 21 12:01:45 2015 Stefan Ritt DRSBoard::SetTriggerSourceYour first assumption is correct, e.g.

source = 00000000'00000001
= 0x0001 ==> CH1
  257   Sun May 26 13:08:52 2013 tmiron alon Hallo,
I'm using DRS4 Evaluation Board Rev
4.0 and I'm trying to  change the output
ELOG V3.1.4-bcd7b50