DRS4 Forum
  DRS4 Discussion Forum, Page 34 of 46  Not logged in ELOG logo
Entry  Fri Jun 16 17:34:20 2017, Laura Gonella, Driver installation on Windows 10 
Hello,

I am trying to get a DRS4 board to run on Windows 10. I am having problems with the driver installation. I am getting the follwoing message

"There is no driver selected for the device information set or element"
    Reply  Thu Jul 20 13:00:44 2017, Volodymyr Rodin, Driver installation on Windows 10 
Dear Laura

You need to disable driver signature enforcement.  Then try again with path option.

 It helped me.
Entry  Tue May 26 11:10:27 2020, xggg, Domino wave 
Hi Stefan,

According to the datasheet DRS_rev09, the write signal is always 16 cells wide. So when the domino wave runs in infinite mode and be stopped
by setting DENABLE low , there are always 16 cells capicitors tracking the input signal . It means that the effective sample cells is 1024-16=1008? That's
    Reply  Tue May 26 12:44:16 2020, Stefan Ritt, Domino wave Screenshot_2020-05-26_at_12.43.40_.png
Look at the attached picture. For simplicity, only 4 cells are open and tracking the input signal. Time is flowing from top to bottom. So initially,
a train of 4 cells is open. When it's stopped, the train stops not immediately, but kind of "runs against a wall" at the stop cell. So each
cell is open for four time ticks effectively, and you can use all 1024 cells. 
Entry  Fri Jun 9 04:11:40 2023, Javier Caravaca, Different sampling rates in multi-board configuration 
Hello,

Is it possible to have different sampling rates in multi-board configuration? I tried using the scope application but I am unable to change
the sampling rate independently.
    Reply  Mon Jun 12 14:22:04 2023, Stefan Ritt, Different sampling rates in multi-board configuration 
No, that's unfortunately not possible.

Stefan




Javier
Entry  Mon Feb 4 16:42:08 2019, Hans Steiger, Different Distances between the sampling points 
Dear All,

with the older software for my V5 Board i did not have the problem, that the distance between the sampling points (in time) is not the same (e.g.
a sampling point all 200ps for 5GS/s). 
    Reply  Mon Feb 4 16:46:04 2019, Stefan Ritt, Different Distances between the sampling points 
The sampling points are NOT equidestant, they have varying bin widths of 150ps to 250ps at 5GS/s. That's due the way the DRS4 chip works. You might
have neglected that fact in the past, but that would have led to poor timing resolutions (typically 1-2ns resolution only). To get bins with the same width,
you have to treat your waveform as a real X/Y points (or better U/T), and the re-sample that cure, maybe spline-interpolated, at 200ps bins.
    Reply  Mon Feb 4 17:36:49 2019, Hans Steiger, Different Distances between the sampling points 
Sorry.... but is there a solution or a Root Macro, that reads the waveforms into a Root-Tree? I simply can not work anymore with the data. 

Can you tell me, which software was in use in early 2017?

All the best,
    Reply  Mon Feb 4 18:18:22 2019, Stefan Ritt, Different Distances between the sampling points 
 elog:361




Hans
Steiger wrote:



Sorry.... but is there a solution or a Root Macro, that reads the
Entry  Mon Mar 25 11:12:53 2013, Georg Winner, Differences in Source Code 
I have noticed some differences in the source code between Windows (4.0.0) and Linux (4.0.1) Version.
drs_exam.cpp: In the windows version when setting the trigger there is no part  "if (b->GetBoardType() == 8) {...} else {...}" like
in Linux version. So under Windows drs_exam does not start readout of DRS 4 Evalutation Board V4, because it does not get the trigger, under linux the
    Reply  Thu Apr 4 11:21:04 2013, Stefan Ritt, Differences in Source Code 


    
        
            Georg Winner wrote:
        
        
            
            I have noticed some differences in the source code between Windows (4.0.0) and Linux (4.0.1) Version.
Entry  Thu May 13 19:14:27 2010, Hao Huan, DVDD Problem of DRS 4 
Hi Stefan,
    on our board some DRS chips draw a lot of current through DVDD after power-up and heat up significantly--it is true that our
board doesn't have weak pull-down resistors at DENABLE and DWRITE output pins of FPGA, so this problem might have been caused by that, but a reinitialization
    Reply  Fri May 14 08:40:14 2010, Stefan Ritt, DVDD Problem of DRS 4 


    
        
            Hao Huan wrote:
        
        
            
            Hi Stefan,
    Reply  Tue May 18 01:47:59 2010, Hao Huan, DVDD Problem of DRS 4 


    
        
            Stefan Ritt wrote:
        
        
            
            
            
    Reply  Tue May 18 08:23:07 2010, Stefan Ritt, DVDD Problem of DRS 4 


    
        
            Hao Huan wrote:
        
        
            
            
            
    Reply  Wed May 19 02:24:12 2010, Hao Huan, DVDD Problem of DRS 4 


    
        
            Stefan Ritt wrote:
        
        
            
            
            
    Reply  Wed May 19 09:16:02 2010, Stefan Ritt, DVDD Problem of DRS 4 


    
        
            Hao Huan wrote:
        
        
            
            
            
    Reply  Fri Jun 18 11:31:20 2010, Jinhong Wang, DVDD Problem of DRS 4 


    
        
            Stefan Ritt wrote:
        
        
            
            
            
    Reply  Fri Jun 18 11:45:18 2010, Stefan Ritt, DVDD Problem of DRS 4 


    
        
            Jinhong Wang wrote:
        
        
            
             
ELOG V3.1.5-3fb85fa6