DRS4 Forum
  DRS4 Discussion Forum, Page 1 of 42  Not logged in ELOG logo
ID Date Author Subjectup Text Attachments
  257   Sun May 26 13:08:52 2013 tmiron alon Hallo,
I'm using DRS4 Evaluation Board Rev
4.0 and I'm trying to  change the output
  258   Fri Jun 7 10:22:48 2013 Stefan Ritt 


  287   Tue Aug 27 16:14:49 2013 lengchongyang   Hello everyone!I'm a
new user of DRS4 board,but it seems that
  288   Wed Aug 28 04:05:48 2013 lengchongyang 


  301   Wed Nov 6 16:35:42 2013 Stefan Ritt 


  484   Fri Mar 11 19:50:18 2016 Dominik Neise Hello Stefan,

I just stumbled again over a phrase
in the DRS4 datasheet I never really understood,
  486   Tue Mar 22 12:54:41 2016 Stefan Ritt Yes this is correct. But it is a sample-and-hold
circuit. So the sampling cell follows the
input for 3.2 ns, then samples and holds
  541   Thu Oct 6 15:23:18 2016 Will Flanagan Hi Stefan,

That is exactly what I'm looking
for. Thanks again!
  698   Thu Jun 7 16:27:21 2018 Phan Van Chuan Dear Stefan,

I am using an DRS4 board to test
the signal from an scintillator detector;
  699   Fri Jun 8 08:11:05 2018 Stefan Ritt Several people reported this problem, but
we cannot reproduce it at our lab. Both the
oscilloscope and the command line interface
  Draft   Wed Oct 13 12:14:04 2021 Mehrpad Monajem Hi there,

I want to use the "drs_exam.cpp"
file for my project. The "drs_exam.cpp"
  402   Thu Apr 9 11:46:33 2015 Felix Bachmair DRSBoard::SetTriggerSourceHi

I have a question about the function
SetTriggerSource in the class DRSBoard (DRS.h/DRS.cpp)
  405   Tue Apr 21 12:01:45 2015 Stefan Ritt DRSBoard::SetTriggerSourceYour first assumption is correct, e.g.

source = 00000000'00000001
= 0x0001 ==> CH1
  106   Wed Jul 21 10:46:32 2010 Jinhong Wang ENOB of DRS Hi, Stefan, I see in your ppt "Design
and performance of 6 GSPS waveform digitizing
chip DRS4" , you define DRS4 ENOB as
  107   Wed Jul 21 10:58:20 2010 Stefan Ritt ENOB of DRS


  697   Thu May 17 13:29:34 2018 Stefan Ritt"Symmetric spikes" fixedGood news for all DRS4 users. After many
years, I finally understand where the "symmetric
spikes" come from and how to fix them.
  714   Mon Sep 3 11:17:26 2018 Martin Petriska"Symmetric spikes" fixedHi,

Is it possible to fix it by FPGA
changes?  I see readout cycle (proc_drs_reedout) in
  715   Tue Sep 4 13:04:30 2018 Stefan Ritt"Symmetric spikes" fixedYes it's possible, but I have to find
time for that. The software of the evaluation
board takes care of the spikes ("remove
  716   Thu Sep 13 18:09:13 2018 Martin Petriska"Symmetric spikes" fixedOk, so I made it ... and Yes it works :), 


here is changed part in drs4_eval4_app.vhd
  364   Thu Aug 21 11:03:36 2014 Martin Petriska10GSps on DRS4 Evm with delay cables Hi, I read its possible to use channels
2,4,6 to extend 200ns to 400ns (1024bins
to 2048).
ELOG V3.1.4-80633ba