DRS4 Forum
  DRS4 Discussion Forum, Page 13 of 40  Not logged in ELOG logo
ID Date Author Subjectup Text Attachments
  204   Thu Dec 6 09:23:36 2012 Martin PetriskaEVM rev4 board trigger change and drs_example I switched from rev 3 to rev 4 board,
but have some problems with triggering, board
is now waiting for trigger (rev.3 is working).
  211   Fri Dec 14 21:49:29 2012 Stefan RittEVM rev4 board trigger change and drs_example


  708   Mon Jul 16 19:39:35 2018 Woon-Seng ChoongEffect of interpolation on timingUsing a test pulse split into two channels
of the DRS4 Evaluation Board v5, I looked
at the time resolution using a leading edge
  709   Fri Jul 20 00:44:13 2018 Woon-Seng ChoongEffect of interpolation on timingJust a follow-up update.

It turns out that I was using a
cubic spline interpolation with smoothing.
  276   Tue Jul 23 22:31:08 2013 alonziEvaluation Board BehaviorWorking with the DRS evaluation board we
noticed some funny behavior: See attatchment
1. In about 1% of scope traces we see the
  277   Tue Jul 23 22:35:08 2013 Stefan RittEvaluation Board Behavior


  278   Tue Jul 23 22:42:31 2013 alonziEvaluation Board Behavior


  279   Thu Jul 25 01:31:29 2013 Andrey KuznetsovEvaluation Board Behavior


  761   Sat Jul 13 01:00:15 2019 Brendan PosehnEvaluation Board Test FunctionalityHello, 

I have recently obtained a DRS4
Evaluation Board (V5), but I am unable to
  762   Mon Jul 15 17:26:50 2019 Stefan RittEvaluation Board Test FunctionalityHave you set the trigger correctly to the
channel with your signal, polarity and level?
Do you undersand the difference between normal
  763   Mon Jul 15 19:34:25 2019 Brendan PosehnEvaluation Board Test FunctionalityHello Stefan, 

Thanks for the quick reply. The
issue was a faulty SMA connector, should
  153   Wed Feb 15 18:08:13 2012 Yuji IwaiEvaluation Board v4 Trigger/Clock ConnectorsQuick question - what type of connectors
are used for the trigger and clock in/out
on the v4 eval board?
  753   Thu Jun 20 01:36:48 2019 Andrew PeckEvaluation firmware wait_vdd stateDear Stefan,

I am working with others at UCLA
on a custom made board built around the DRS4.
  754   Fri Jun 21 12:54:47 2019 Stefan RittEvaluation firmware wait_vdd stateDear Andrew,

the posting you mention is still
accurate. Any power supply will drop when
  755   Mon Jun 24 23:07:35 2019 Andrew PeckEvaluation firmware wait_vdd stateDear Stefan, 

Thanks so much for clarifying this.
We made wait_vdd a parameter controlled by
  629   Wed Sep 27 16:11:03 2017 Yoni SherEvent acquisition pace for irregular timingHi, 

I'm running a LIDAR application
that requires that every outgoing pulse be
  630   Mon Oct 2 16:08:05 2017 Stefan RittEvent acquisition pace for irregular timingAs written in the documentation, the DRS
evaluaiton board has a maximum trigger capability
of ~500 Hz. This is limited by the USB bus
  2   Wed Jan 14 12:02:04 2009 Stefan RittExternal Trigger Input requirementsSeveral people mentioned that the external
trigger input (TTL) does not work on the
DRS4 Evaluation Board Rev. 1.1. This is not
  3   Wed Jan 14 13:41:44 2009 Stefan RittExternal Trigger Input requirements 
Another tricky issue comes from the
fact that the external TTL trigger and the
  645   Tue Dec 12 00:25:50 2017 Diego YankelevichExternal trigger using Raspberry PiDear Steffan:

We have been able to use the
DRS4 using a Raspberry Pi but we have not
ELOG V3.1.4-80633ba