DRS4 Forum
  DRS4 Discussion Forum, Page 11 of 13  Not logged in ELOG logo
Entry  Sat Feb 4 11:59:26 2012, Zhongwei Du, what sort of detectors for physical experiment the DRS4 used? 
Hello.
We are designing a waveform sampling board for Si strip array detector ,whose rise time is less than 10 ns, which makes we doubt whether the
DRS4 can do more accurate than traditional charge integral circuit for charge measuring.
    Reply  Mon Feb 6 08:15:38 2012, Stefan Ritt, what sort of detectors for physical experiment the DRS4 used? 


    
        
            Zhongwei Du wrote:
        
        
            
            Hello.
Entry  Tue Jan 31 08:10:37 2012, Stefan Ritt, IEEE Real Time 2012 Call for Abstracts 
Hello,
I'm co-organizing the upcoming Real Time Conference, which covers also fields of waveform processing and sampling, so it might be interesting for
people working with the DRS4 chip. If you have recent results, you could also consider to send an abstract to this conference.  It will be nicely
Entry  Thu Jan 26 09:12:03 2012, Ravindra Raghunath Shinde, DRS4 Rev2.0 for analog pulse counting 
Hello,
We are using DRS4 Rev.2.0 board.
We want to measure number of pulses generated  by charge particle detector. These negative going analog pulses are very fast having rise time
    Reply  Thu Jan 26 09:15:42 2012, Stefan Ritt, DRS4 Rev2.0 for analog pulse counting 


    
        
            Ravindra Raghunath Shinde wrote:
        
        
            
            Hello,
       Reply  Thu Jan 26 09:44:34 2012, Ravindra Raghunath Shinde, DRS4 Rev2.0 for analog pulse counting 


    
        
            Stefan Ritt wrote:
        
        
            
            
            
          Reply  Thu Jan 26 09:49:38 2012, Stefan Ritt, DRS4 Rev2.0 for analog pulse counting 


    
        
            Ravindra Raghunath Shinde wrote:
        
        
            
            
            
             Reply  Thu Jan 26 10:05:57 2012, Ravindra Raghunath Shinde, DRS4 Rev2.0 for analog pulse counting 


    
        
            Stefan Ritt wrote:
        
        
            
            
            
Entry  Thu Jan 19 23:26:26 2012, Heejong Kim, drs_exam.cpp for evaluation board version 4 
Hello,
I'm using DRS4 evaluation board version4 in Linux (Scientific Linux 5).
Version4 software (drs-4.0.0) was installed without any troubles.
    Reply  Fri Jan 20 08:09:38 2012, Stefan Ritt, drs_exam.cpp for evaluation board version 4 drs_exam.cpp


    
        
            Heejong Kim wrote:
        
        
            
            Hello,
       Reply  Fri Jan 20 23:50:39 2012, Heejong Kim, drs_exam.cpp for evaluation board version 4 


    
        
            Stefan Ritt wrote:
        
        
            
            
            
Entry  Wed Dec 14 00:44:37 2011, Hao Huan, Synchronization Delay in the Firmware for 8051 Controller 
Hi Stefan,
    I have a question regarding the DRS 4 evaluation board firmware for the 8051 controller embedded in the CY7C68013 USB chip:
on the board the controller is running at 12 MHz and the FIFO interface of the USB chip is running at 30 MHz, so the number of delay cycles for synchronization
    Reply  Wed Dec 14 08:55:29 2011, Stefan Ritt, Synchronization Delay in the Firmware for 8051 Controller 


    
        
            Hao Huan wrote:
        
        
            
            Hi Stefan,
Entry  Mon Dec 12 16:43:04 2011, Stefan Ritt, DC coupled DRS4 input stage DRS4_front_end_DC.pdf
In the attachement you will find a working DC-coupled input stage to the DRS4 chip. The bandwidth of this design is about 700 MHz, the gain is 1.
The upper version does not have an additional input buffer. This is not a very "clean" design, since the differential driver has an input
impedance of 150 Ohm, which together with the 75 Ohm termination resistor gives about 50 Ohm termination. 
Entry  Thu Apr 14 18:23:53 2011, Bob Hirosky, Fixes to DOScreen.cpp for recent built on linux 
Hello,

I was just building version 3.1.0 and ran into some problems in DOScreen.cpp.  Basically the conversions from
    Reply  Fri Apr 15 08:28:54 2011, Stefan Ritt, Fixes to DOScreen.cpp for recent built on linux 
> Hello,

> I was just building version 3.1.0 and ran into some problems in DOScreen.cpp.  Basically the conversions from
    Reply  Fri Dec 9 17:45:48 2011, Michael BŁker, Fixes to DOScreen.cpp for recent built on linux 
> I was just building version 3.1.0 and ran into some problems in DOScreen.cpp.  Basically the conversions from
> char* to wxString were generating "ambiguous overload" errors (in gcc 4.4.3, wx-2.8)
Entry  Mon Oct 31 09:15:02 2011, Zhongwei Du, How to link PMT 
I want to measure the signal from PMT . But it is a current signal, should i just put a series resistance, or use a amplifier to convert it to voltage
signal before drs4?  
Can you give me some advice ? 
    Reply  Tue Nov 1 11:07:02 2011, Stefan Ritt, How to link PMT 


    
        
            Zhongwei Du wrote:
        
        
            
            I want to measure the signal from PMT . But it is a current signal, should i just put a series resistance,
Entry  Sun Oct 23 23:32:28 2011, Hao Huan, Phase Shift for ADC Readout 
Dear Dr. Ritt,
    In the DRS 4 datasheet it is recommended to sample the analog output of the chip after 8~10 ns of the SRCLK edge for it to stablize
and thus a phase shift between SRCLK and the ADC sampling clock is necessary. However in the latest version of the evaluation board firmware the phase-shifted
    Reply  Mon Oct 24 10:30:15 2011, Stefan Ritt, Phase Shift for ADC Readout 


    
        
            Hao Huan wrote:
        
        
            
            Dear Dr. Ritt,
Entry  Sat Oct 15 04:45:25 2011, Aurelien Bouvier, DRS4 eval board: readout rate 
Hi,
Our setup uses a DRS4 evaluation board (version 2.0).
Although we trigger the board at a rate of ~4kHz (on channel2), readout through USB2 is only happening at a rate of ~125Hz.
    Reply  Sat Oct 22 00:40:02 2011, Stefan Ritt, DRS4 eval board: readout rate 


    
        
            Aurelien Bouvier wrote:
        
        
            
            Hi,
Entry  Fri Sep 16 22:06:07 2011, Andriy Zatserklyaniy, compilation error for version 4.0.0 on linux 
Hi Stefan,
When I compiled DRS4 software version 4.0.0 on Linux (Debian Squeeze) I got this compilation error:
g++ -g -O2 -Wall -Wuninitialized -fno-strict-aliasing -Iinclude -DOS_LINUX -DHAVE_LIBUSB -DUSE_DRS_MUTEX musbstd.o mxml.o strlcpy.o DRS.o ConfigDialog.o
    Reply  Mon Sep 19 08:53:22 2011, Stefan Ritt, compilation error for version 4.0.0 on linux 


    
        
            Andriy Zatserklyaniy wrote:
        
        
            
            To fix it I added TriggerDialog.o into CPP_OBJ line of the Makefile:
Entry  Wed Sep 7 16:45:17 2011, Guillaume Blanchard, DRS4 and AD9222 


Normal
0
21


false
false
false







MicrosoftInternetExplorer4

    Reply  Wed Sep 7 16:56:43 2011, Stefan Ritt, DRS4 and AD9222 


    
        
            Guillaume Blanchard wrote:
        
        
            
            

Normal
0
21
    Reply  Wed Sep 7 17:28:25 2011, Hannes Friederich, DRS4 and AD9222 


    
        
            Guillaume Blanchard wrote:
        
        
            
            

Normal
0
21
       Reply  Fri Sep 9 09:28:57 2011, Guillaume Blanchard, DRS4 and AD9222 
Thank you for your answers,
Another question : Have you ever tried to split the differential signal at the output of the DRS4 chip ? For
example to feed both an AD9222 and a diff. amplifier (followed by discriminators) ?
          Reply  Fri Sep 9 09:31:33 2011, Stefan Ritt, DRS4 and AD9222 


    
        
            Guillaume Blanchard wrote:
        
        
            
            Thank you for your answers,
Entry  Mon Jul 19 12:07:04 2010, Jinhong Wang, Fixed Patter Timing Jitter 
 Hi Stefan, can you give some suggestions on determination of fixed pattern timing jitter of DRS4?  Thanks~
    Reply  Mon Jul 19 12:47:17 2010, Stefan Ritt, Fixed Patter Timing Jitter Capture.png


    
        
            Jinhong Wang wrote:
        
        
            
             Hi Stefan, can you give some suggestions on determination of fixed pattern timing jitter of DRS4?
       Reply  Mon Jul 4 05:06:00 2011, Jinhong Wang, Fixed Patter Timing Jitter hist_stoppos.jpg


    
        
            Stefan Ritt wrote:
        
        
            
            
            
          Reply  Tue Jul 5 10:09:43 2011, Stefan Ritt, Fixed Patter Timing Jitter nonlinearity.png


    
        
            Jinhong Wang wrote:
        
        
            
            
            
             Reply  Tue Jul 12 09:49:08 2011, Jinhong Wang, Fixed Patter Timing Jitter 131MHz.jpg


    
        
            Stefan Ritt wrote:
        
        
            
            
            
                Reply  Wed Jul 13 04:26:52 2011, Stefan Ritt, Fixed Patter Timing Jitter 


    
        
            Jinhong Wang wrote:
        
        
            
            
            
Entry  Wed Jun 1 09:57:43 2011, Martin Petriska, Removing spikes 
I have DSR4 eval board. Found that there are spikes in channels. Procedure Osc::RemoveSpikes to remove them looks litlle dificult. There is simple way,
if you doesnt need to measure all 4 channels.Spikes are in all channels, and it looks like they are same in time and value between channels. To remove
them, if you are not using one channel, substract that unused channel with spikes from used channel and your data will be without spikes. If you need all
    Reply  Thu Jun 2 21:01:29 2011, Stefan Ritt, Removing spikes 


    
        
            Martin Petriska wrote:
        
        
            
            I have DSR4 eval board. Found that there are spikes in channels. Procedure Osc::RemoveSpikes to remove
Entry  Fri Feb 25 10:13:51 2011, Stefan Ritt, Announcement digital pulse processing workshop 
Dear colleague,
if you live not so far from Zurich, you might be interested in this workshop:
http://www.xtronix.ch/hep/psi_workshop.htm
Entry  Sat Feb 19 17:25:29 2011, S S Upadhya, how to synchronize Sampling frequency of two evaluation boards 
 Dear sir,
We have two evaluation boards of DRS4. We would like to use 8 inputs to be recorded on a trigger and we would like to find the relative time difference
of inputs. So is it possible to synchronize the sampling frequency of the two evaluation boards. 
    Reply  Sat Feb 19 22:46:35 2011, Stefan Ritt, how to synchronize Sampling frequency of two evaluation boards 


    
        
            S S Upadhya wrote:
        
        
            
             Dear sir,
       Reply  Mon Feb 21 08:10:31 2011, Stefan Ritt, how to synchronize Sampling frequency of two evaluation boards 


    
        
            Stefan Ritt wrote:
        
        
            
            
            
          Reply  Mon Feb 21 12:42:33 2011, S S Upadhya, how to synchronize Sampling frequency of two evaluation boards 


    
        
            Stefan Ritt wrote:
        
        
            
            
            
Entry  Tue May 18 09:24:02 2010, Stefan Ritt, Reference design for DRS4 active input buffer ac.pngac_bw.pngdc.pngdc_bw.pngDRS4_ft_V3.jpg
The design of high frequency differential input stages with the DRS4 is a challenge, since the chip draws quite some current at the input (up to 1 mA
at 5 GSPS), which must be sourced by the input buffer. A simple transformer as used in the DRS4 Evaluation Board 2.0 limits the bandwidth to 220 MHz. In
meantime two active input stages have been worked out and successfully been tested, both utilizing the THS4508 differential amplifier. The first design
    Reply  Tue Oct 12 03:53:37 2010, Jinhong Wang, Reference design for DRS4 active input buffer 


    
        
            Stefan Ritt wrote:
        
        
            
            The design of high frequency differential input stages with the DRS4 is a challenge, since the chip
       Reply  Tue Nov 16 16:38:06 2010, Stefan Ritt, Reference design for DRS4 active input buffer 


    
        
            Jinhong Wang wrote:
        
        
            
             
Entry  Wed Jul 21 10:46:32 2010, Jinhong Wang, ENOB of DRS 
 Hi, Stefan, I see in your ppt "Design and performance of 6 GSPS waveform digitizing chip DRS4" , you define DRS4 ENOB as 1Vpp/0.35mv(RMS)
= 11.5bit, where, 1Vpp is the linearity input range, and 0.35mv is the rms voltage after offset correction. What I understand is that 0.35mV is obtained
from DC offset Correction, hence 11.5 bit is for DC input, am i right?  If true, what about ENOB for AC input in the whole analog bandwidth?  thanks~
    Reply  Wed Jul 21 10:58:20 2010, Stefan Ritt, ENOB of DRS 


    
        
            Jinhong Wang wrote:
        
        
            
             Hi, Stefan, I see in your ppt "Design and performance of 6 GSPS waveform digitizing chip
Entry  Mon Jul 12 16:07:37 2010, Stefan Ritt, Announcement evaluation board V3 eval3.png
Dear DRS4 users,
a new version of the evaluation board has been designed and is in production now. The main difference is that it uses active input amplifiers,
which result in an analog bandwidth of 700 MHz (as compared with the 220 MHz of the previous board) at moderate power consumption, so the board can still
Entry  Tue Jun 22 10:50:19 2010, Jinhong Wang, Reset of DRS4 
 Hi Stefan, 
      I found DRS draw a lot of current when applied Reset after power on,  and the PLL does not work properly. I believe
there was something that I misunderstood. So,  what will happen when Reset is applied more than once after power on? . Though the chip worked well
    Reply  Tue Jun 22 11:02:30 2010, Stefan Ritt, Reset of DRS4 


    
        
            Jinhong Wang wrote:
        
        
            
             Hi Stefan, 
       Reply  Tue Jun 22 11:29:26 2010, Jinhong Wang, Reset of DRS4 


    
        
            Stefan Ritt wrote:
        
        
            
            
            
          Reply  Tue Jun 22 11:35:18 2010, Stefan Ritt, Reset of DRS4 


    
        
            Jinhong Wang wrote:
        
        
            
            
            
             Reply  Tue Jun 22 11:37:42 2010, Jinhong Wang, Reset of DRS4 


    
        
            Stefan Ritt wrote:
        
        
            
            
            
ELOG V3.1.4-80633ba